一种用于集成电路的装置和方法,提供了单端到差分放大器。在一个示例中,所述放大器可以包括放大器电路,放大器电路具有:配置为接收单端信号的第一输入;第二输入;以及配置为提供所述单端信号的放大表示的差分输出。所述放大器可以包括配置为平衡在所述放大器电路的第一和第二输入之间的共模电压的滤波器电路。所述滤波器电路可以包括:配置为接收所述共模电压的共模输入,在共模输入和放大器电路的第一输入之间耦合的第一阻抗网络,以及在放大器电路的第二输入和共模输入之间耦合的第二阻抗网络。所述滤波器电路可以提供1赫兹以下的低频极点。
1.一种放大系统,包括:单端到差分放大器电路,具有:配置为接收单端信号的第一输入;第二输入;以及配置为提供所述单端信号的放大呈现的差分输出;和滤波器电路,配置为平衡在所述放大器电路的第一和第二输入之间的共模电压,所述滤波器电路包括:共模输入,配置为接收来自共模电源的所述共模电压;第一阻抗网络,耦合在所述共模输入和所述放大器电路的第一输入之间;和第二阻抗网络,耦合在所述共模输入和所述放大器电路的第二输入之间;其中所述滤波器电路配置为提供1赫兹以下的低频极点。
2.如权利要求1的系统,其中第一和第二阻抗网络的阻抗实质上相等。
3.如权利要求1的系统,其中所述放大器电路包括耦合在第二输入和所述单端信号的基准之间的电容器,该电容器配置为提供与耦合到第一输入的信号源的电容相对应的电容。
4.如权利要求3的系统,所述电容器的电容等于或高于所述信号源的电容。
5.如权利要求1的系统,其中第一阻抗网络和第二阻抗网络中的至少一个包括第一和第二二极管,所述第一和第二二极管作为反并联二极管对耦合在所述共模输入和第一输入之间。
6.如权利要求5的系统,其中第一二极管包括P+/N_WELL结。
7.如权利要求6的系统,其中第一二极管包括具有P+/N_WELL结的PMOS晶体管。
8.如权利要求5的系统,其中第二二极管包括N+/P_WELL结。
9.如权利要求8的系统,其中第二二极管包括具有P+/N_WELL结的NMOS晶体管。
10.如权利要求9的系统,其中所述NMOS晶体管包括配置为将电路衬底与所述NMOS晶体管隔离开的深N阱。
11.如权利要求5的系统,其中第一二极管包括第一PNP型晶体管的基极/发射极结。
12.如权利要求11的系统,其中第二二极管包括第二PNP型晶体管的基极/发射极结。
13.如权利要求5的系统,其中第一二极管和第二二极管包括公共衬底。
14.如权利要求13的系统,其中所述公共衬底包括蓝宝石上硅衬底。
15.如权利要求1的系统,包括耦合到所述共模输入的共模信号源。
16.滤波器电路,配置为平衡在放大器电路的第一和第二输入之间的共模电压,所述滤波器电路包括:共模输入,配置为接收来自共模电源的所述共模电压;第一阻抗网络,耦合在所述共模输入和所述放大器电路的第一输入之间;和第二阻抗网络,耦合在所述共模输入和所述放大器电路的第二输入之间。
17.如权利要求16的集成电路,包括放大器电路,其中第一输入配置为接收单端信号,以及其中所述放大器电路包括配置为提供所述单端信号的放大呈现的差分输出。
18.如权利要求17的集成电路,其中第一和第二阻抗网络的阻抗实质上相等。
19.如权利要求18的集成电路,其中装置包括集成电路,该集成电路包括所述放大器电路和所述滤波器电路。
20.如权利要求19的集成电路,其中所述集成电路包括耦合到所述共模输入的共模信号源。
21.一种用于操作放大器电路的方法,所述方法包括:使用滤波器电路以及第一和第二阻抗网络来平衡放大器电路的第一和第二输入之间的共模电压,该滤波器电路具有低于1赫兹的低频极点,所述平衡使用包括所述放大器电路和所述滤波器电路的集成电路;其中所述平衡包括:在所述滤波器电路的共模输入接收来自共模电源的所述共模电压;利用第一阻抗网络对到所述放大器电路的第一输入的共模电压进行滤波;和利用第二阻抗网络对到所述放大器电路的第二输入的共模电压进行滤波。
22.如权利要求21的方法,包括:在所述放大器电路的第一输入接收单端信号;和在所述放大器电路的差分输出提供所述单端信号的放大呈现。
23.如权利要求22的方法,其中第一和第二阻抗网络的阻抗实质上相等。
24.如权利要求22的方法,其中平衡所述共模电压包括利用具有所述滤波器电路和所述放大器电路的集成电路。
25.如权利要求24的方法,包括利用共模信号源向所述滤波器电路的共模输入提供共模信号,其中所述集成电路包括所述共模信号源。技术领域
本发明的主题通常涉及放大器电路,更具体地,涉及用于单端到差分放大器电路的方法和装置。
背景技术
通常,传感器电路从换能器接收电信号。该传感器电路然后将接收的信号放大到需要的电平以进行处理。在一些传感器电路中,对信号进行偏置和放大以提供差分输出。电源上的噪声,例如在用于偏置信号的共模电源上的噪声,可能对接收的传感器信号的接收和放大造成干扰。在一些传感器电路中,滤波器常用于通过具有所关心的特定频率的信号。通过在集成电路片上与电源或其它电路一起,或者在其附近提供传统的滤波器,可能由于电源或其它电路导致的失真而限制了滤波器的信号处理质量,以及限制了滤波器提供低频极点的能力。
发明内容
在一个示例中,提供了集成电路单端到差分放大器。所述放大器可以包括放大器电路,具有:配置为接收单端信号的第一输入;第二输入;以及配置为提供所述单端信号的放大呈现的差分输出。所述放大器可以包括:滤波器电路,配置为平衡在所述放大器电路的第一和第二输入之间的共模电压。所述滤波器电路可以包括:配置为接收所述共模电压的共模输入,在共模输入和放大器电路的第一输入之间耦合的第一阻抗网络,以及在共模输入和放大器电路的第二输入之间耦合的第二阻抗网络。所述滤波器电路可以提供1赫兹以下的低频极点。在一些特定示例中,提供集成电路高阻抗网络。该网络可以包括在第一和第二节点之间耦合的反并联二极管对。所述反并联二极管对可以包括具有P+/N_WELL结的第一二极管和具有N+/P_WELL结的第二二极管。在一个示例中,所述第一二极管和第二二极管可以包括公共衬底。在一个示例中,集成电路网络利用非常小的电路衬底区域提供极高的阻抗。在一个示例中,高阻抗网络可以在集成电路中允许极低频率的极点(例如,低到几分之一赫兹)。本发明内容部分旨在提供有关本专利申请主题的综述。而不是意图提供本发明的排他的或详尽的解释。所述详细说明用于提供有关本专利申请的进一步的信息。
附图说明
附图不一定按比例描绘,其中相似的附图标记表示不同附图中相同的部件。具有不同下标字母的相似附图标记可以表示相同部件的不同实例。所述附图一般性地通过示例说明当前说明书中所讨论的多个实施例,但不构成对其的限制。图1一般性地说明放大器的示例。图2一般性地说明阻抗平衡放大器的示例。图3一般性地说明在图1-2的示例电路中的噪声功率和频率之间关系的示例。图4一般性地说明集成电路高阻抗网络的电路图的示例。图5A一般性地说明集成电路高阻抗网络的电路图的示例。图5B一般性地说明集成电路高阻抗网络的一部分的硅横截面。
具体实施方式
集成电路已经小型化,以能够容纳与电路关联的无源元件,包括电容器以及这些电容器的电容。电容器和阻抗器件,例如电阻器,可被用于滤波器电路以例如用来建立滤波器的极点。滤波器的极点可以提供有关通过或拒绝特定信号频率的电路能力指示。对于需要低频极点的电路,集成电路降低的电容水平要求更多的用于电容器的区域或更多的用于较大阻抗器件的区域。本发明开发了一种用于集成电路的高阻抗网络,以利用非常小的芯片面积提供极高的阻抗。高阻抗器件可用于具有极低频率极点的片上滤波器电路。这种极点可以在几分之一赫兹的数量级。所述高阻抗网络的小尺寸允许在不明显牺牲芯片空间的情况下使用集成电路。在多个示例中,可以通过使用与放大器电路集成的一个或多个高阻抗网络,以降低与集成电路滤波器的共模电源相关的失真。在一些示例中,可以利用一个或多个高阻抗网络对要求高品质片外(off-chip)共模电源的放大器电路进行修改,以允许在一些特定示例中,将低品质片上共模电源与集成电路放大器相集成,而不牺牲放大器的性能或不明显增加所述集成电路的尺寸。这些改善可以降低与更高质量的片外电源相关的成本和尺寸。在一些示例中,根据本发明主题对一个或多个高阻抗网络进行集成可以改善集成放大器电路的电源抑制,从而可以提高电路的效率,同时降低与传统的解决方案相关的成本和尺寸。图1一般性地说明了单端到差分放大器电路100的示例。单端到差分放大器电路100可以包括第一放大器101和第二放大器102,配置为在第一输入106处接收信号(例如来自单端源108)和产生差分输出(例如Voutp到Voutn)。在一个示例中,单端到差分放大器电路100可以包括一个或多个一定大小的阻抗,以提供第一输入106上所接收信号的需要的放大水平。在一个示例性示例中,所述一个或多个阻抗可以包括一定大小的第一、第二和第三电阻器103、104、105,以提供第一输入106上接收信号的需要的放大水平。在某些示例中,所述单端到差分放大器电路100可以包括在第一和第二放大器101,102的同相输入之间耦合的阻抗网络107。阻抗网络107可以允许偏置第一放大器101的同相输入,在某些示例中,通过对所述第一输入106处的接收信号进行偏移,可以使得第一和第二放大器101,102的动态范围不会使得所关心的信号或所关心的信号部分失真。在一个示例中,单端到差分放大器电路100可以包括第二输入109。在一个示例中,共模电压可以施加到第二输入109,以允许第一和第二放大器101、102的输出能够响应于所述信号在一线性工作范围内变化。在阻抗网络107具有大电阻的示例中,当信号源108处于0伏时,第一和第二放大器101,102的输出电压可以等于施加到第二输入109上的共模电源110的电压。在一个示例中,单端到差分放大器电路100的增益可以表示为, V outp - V outn V in = ( ( 1 + R 1 R 3 ) + R 2 R 3 ) ]]>假定耦合到第一输入106的器件的电容显著高于第一放大器101的电容,第一输入106的低频极点可以由所述器件(例如单端源108)的电容C_in和阻抗网络107的阻抗Z定义,结果在节点Axa0118处的电压V_A可以表示为, V A = V in ( Z 1 + jωZ C in ) ]]>由于可以在截止频率f_c附近找到电路的极点,该截止频率f_c约等于, f c = 1 2 πZ C in ]]>因此,可以用较高的电阻Z实现较低频率的极。但是,图1中的单端到差分放大器电路100具有不平衡的阻抗,因而需要极高质量的共模电源110以限制电路100的输出信号中的失真。例如,共模电源110直接耦合到第二放大器102的同相输入,因而在共模电源110和到第二放大器102的输入之间提供了极低阻抗的信号路径。从共模电源110到第一电源101的同相输入的第二信号路径(包括阻抗网络107)具有比第一信号路径更高的阻抗。信号路径的阻抗差异允许共模信号变化,从而以影响单端到差分放大器电路100的输出,这导致输入信号的放大输出失真。由于可接受的电源电压变化量减小,提供高品质的共模电压电源变得更加昂贵,并且电源尺寸也更大。平衡这些费用和尺寸限制可能导致片上电源具有导致所处理的信号失真的变化,或者导致更大的片外电源,这两种结果都导致制造更加昂贵,以及更多的维护费用。本发明人已经注意到,可以在集成电路芯片的微小区域上形成极高阻抗网络以用于平衡放大器电路的阻抗,所述放大器电路例如类似于图1中的单端到差分放大器电路100。此外,改进的电路可以容许较低品质的共模电源,而不会牺牲性能,以及,在某些示例中,该共模电源可以与集成放大器电路一起集成到芯片上,而不会牺牲性能。在一些示例中,高阻抗网络可以允许集成电路(例如滤波器或放大器电路)具有极低频率的极点。图2一般性地说明了根据本发明主题的一个示例的单端到差分放大器集成电路200。单端到差分放大器电路200(例如集成电路)可以包括第一放大器201和第二放大器202,配置为在第一输入206处接收信号(例如来自单端源208)以及产生差分输出。在一个示例中,单端到差分放大器电路200可以包括一个或多个一定大小的阻抗,以提供第一输入206上所接收信号的需要的放大水平。在一个示例性示例中,单端到差分放大器电路200可以包括一定大小的第一,第二和第三电阻器203,204,205,以提供第一输入206上所接收单端信号的需要的放大水平。单端到差分放大器电路200可以包括第一和第二高阻抗网络207,211。第一高阻抗网络207可以在第一放大器201的同相输入和第二输入209之间耦合,并允许对在第一输入206处从单端源208接收的信号进行偏置,例如从而利用第一和第二放大器201,202的最大动态范围。第二高阻抗网络211可以耦合在第二输入209和第二放大器202的同相输入之间。所述第一和第二高阻抗网络207,211的组合可以在包括第一和第二放大器201,202的同相输入,以及第二输入209的信号路径之间提供平衡阻抗。例如,第一信号路径可以包括第二输入209、第一高阻抗网络207、以及第一放大器201的同相输入。第二信号路径可以包括第二输入209、第二高阻抗网络211、以及第二放大器202的同相输入。在一个示例中,匹配电容器212可以耦合在第二放大器202的同相输入和信号源208的基准电位之间,以提供更好的单端到差分放大器电路200的性能。在多个示例中,第一输入206可以接收单端信号,并且第二输入209可以接收共模信号。第一及第二信号路径的平衡阻抗可以允许共模电源210的变化被第一和第二放大器201,202作为共模电压而抑制。例如,共模电源210中的缺陷可以出现在节点Axa0218,可以通过下述转移函数描述该节点, V A = V CM 1 + jw ZC in ]]>其中V_A是节点Axa0218处的电压,Z是第一阻抗网络207的阻抗,C_in是信号源208的电容,V_CM是共模电源210的共模电压波形。共模电源的缺陷也可以出现在节点Axa0219处,可以通过下述转移函数描述该节点, V B = V CM 1 + jw ZC m ]]>其中V_B是节点Bxa0219处的电压,Z是第二阻抗网络211的阻抗,C_m是匹配电容器212的电容,V_CM是共模电源210的共模电压波形。因此,当C_m接近于C_in时,共模电源V_CM的缺陷可以作为共模电压呈现,并且可以被第一和第二放大器201,202抑制。结果,可以在单端到差分放大器电路200的差分输出上放大信号源208的AC耦合电压,而不会产生或仅产生很小的失真。图2中的示例性示例的匹配阻抗也可以提供对整个电路更好的电源抑制,因而可以减少与集成和维护用于电路的更大电源相关的费用。应该理解,也可以提供利用集成电路、高阻抗网络以提供较低频率极点和/或均衡的高阻抗的其他的集成电路,而不会偏离本发明主题的范围。图3一般性地说明在图1-2的示例电路中的输出噪声功率和频率之间关系的示例。所述附图示出了与使用理想共模电压电源建模的、与图1中所示类似的单端到差分放大器电路相关的第一结果320。第一结果320显示了主要由单端到差分放大器电路的放大器产生的输出噪声。在单端到差分放大器电路的输出处,大约17.55uV的输出信号可以归因于噪声。该附图示出了与使用实际共模电源建模的、与图1中所示类似的单端到差分放大器电路相关的第二结果321,该实际共模电源在20kHz带宽中具有大约10uV的RMS变化。第二结果321显示了与使用理想共模电源相比,使用实际共模电源具有更大的噪声功率。在单端到差分放大器电路的输出处,43.59uV的输出信号可以归因于噪声。附图示出了与使用在20kHz带宽中具有大约10uV的RMS变异的共模电源建模的、与图2中所示类似的单端到差分放大器电路相关的第三结果322。由于与第三结果322相关的单端到差分放大器电路的平衡阻抗允许所述共模电源的变化被抑制,所以第三结果322不能与使用理想共模电压电源的第一结果320相区别,因为17.6uV的输出信号与噪声相关。在一个示例中,改进的性能显示图2中的单端到差分放大器电路可以达到这样的结果,即允许单端到差分放大器电路使用次于理想共模电压电源的共模电源,而不会牺牲性能。此外,如下文中讨论的,第一和第二高阻抗网络可以与单端到差分放大器集成电路集成,而不需要大的裸片空间。在一个示例中,由于改进的集成电路放大器可以显著抑制通常与小尺寸集成电路共模电压电源相关的电压变化,单端到差分放大器集成电路可以包括集成共模电压源。图4一般性地说明了用于集成电路高阻抗网络400的电路图示例,包括配置为提供高阻抗以例如用作如图2中所示的第一或第二高阻抗网络的反并联二极管对416。在一个示例中,所述反并联二极管对416可以形成在能够制造P-N结的公共衬底上。在一个示例中,反并联二极管对包括在第一节点403和第二节点404之间以反并联配置耦合的第一二极管401和第二二极管402。在一个示例中,反并联二极管对416可以由两个晶体管的发射极-基极结形成。这种构造可以提供利用小裸片区域的高阻抗网络,以例如使得高阻抗网络400可以在与放大器相同的裸片上制造。在多个示例中,利用两个晶体管的基极-发射极结形成反并联二极管对416也可以提供第一、第二和第三寄生二极管408,409,410。可以通过反并联二极管之一的集电极-基极结提供第一寄生二极管408。第一寄生二极管408可以耦合在第一节点403和基准电位415之间。当形成第一寄生二极管408的集电基结被反向偏置时,与所述结没有反向偏置时相比,泄漏电流可以在集成电路高阻抗网络400中产生阻抗不均。阻抗不均可能导致耦合到第一输入403的信号的失真。为了补偿泄漏电流,第三二极管结417可以在相同的芯片上制造,并且耦合在第一节点403和电源电压节点407之间。第三二极管结417的尺寸可以被设置为提供泄漏电流,以降低第一寄生二极管408的泄漏电流对第一节点403处所接收信号造成的失真效应。因此,第三二极管结417降低了具有与集成电路高阻抗网络400相关的寄生结构的放大器电路的总失真。在一个示例中,图4中的集成电路高阻抗网络400可以与放大器电路一起使用,例如图2中所示的单端到差分放大器电路。在这种示例中,第一高阻抗网络的第一节点可以耦合到放大器电路的第一放大器的同相输入。第一高阻抗网络的第二节点可以耦合到放大器电路的第二节点。第二高阻抗网络的第一节点可以耦合到放大器电路的第二放大器的同相输入,并且第二高阻抗网络的第二节点可以耦合到放大器电路的第二节点。图5A通常说明了根据本发明主题的示例的高阻抗网络500的一个示例。网络500包括以反并联二极管配置耦合在第一节点503和第二节点504之间的第一和第二晶体管501,502。在一个示例中,第一晶体管501可以包括PMOS晶体管,其具有耦合到第一节点503的源极,耦合到第二节点504的漏极,以及耦合到所述漏极的本体。在一个示例中,PMOS晶体管501的栅极可以耦合到网络(例如集成电路)的电源V_DD。第一晶体管501的配置可以提供耦合到第一节点503的第一二极管结505的阳极,以及耦合到第二节点504的第一二极管结505的阴极。在一个示例中,第二晶体管502可以包括隔离的NMOS晶体管,其具有耦合到第一节点503的漏极,耦合到第二节点504的源极,以及耦合到所述源极的p型本体。在一个示例中,第二晶体管502的栅极可以耦合到网络500的基准电位,GND。在一个示例中,第二晶体管502的隔离阱514(图5A中未显示)可以耦合到集成电路的电源V_DD。第二晶体管502的配置可以提供耦合到第二节点504的第二二极管结506的阳极,以及耦合到第一节点503的第二二极管结506的阴极。所述第一和第二二极管结505,506的组合配置可以提供包括反并联二极管对的高阻抗网络,该高阻抗网络没有寄生二极管结以影响在该反并联二极管对的第一节点503上所接收的信号。在一个示例中,可以在集成电路中有效率地实现一个或多个高阻抗网络配置,例如图5A中的示例。示例性网络500可以使用集成电路中非常小的裸片区域来提供极高的阻抗。在一些示例中,集成电路可以包括具有一个或多个高阻抗网络的放大器电路,例如图2中所示的单端到差分放大器电路200。当在集成电路中实现时,第一,第二和第三寄生二极管结508,509,510可以形成在除了所关心的第一和第二二极管结505,506之外的半导体结构中。通过利用不同种类的反并联第一和第二二极管结505,506,可以消除第一,第二和第三寄生二极管508,509,510对在节点503所接收的信号的影响。例如,图5A中的网络500可以在第一和第二节点503,504之间提供信号路径,该信号路径仅包括反并联的第一和第二二极管结505,506。图5B一般性地说明了包括根据本发明主题的示例的高阻抗网络的集成电路一部分的示意性侧视图。所述集成电路包括支持第一晶体管501和第二晶体管502的公共衬底511。第一晶体管501可以包括PMOS晶体管,并且可以提供第一二极管结505(P+/N_WELL结)以用于高阻抗网络。第二晶体管502可以包括绝缘的NMOS晶体管,并且可以提供第二二极管结506(N+/P_WELL)结以用于高阻抗网络。在一个示例中,第一和第二晶体管501,502的结构可以提供第一,第二和第三寄生二极管结508,509,510。例如,第一寄生二极管结508可以由在衬底511和第一晶体管501的本体512之间的界面形成。在一个示例中,第二寄生二极管结509可以形成在第二晶体管502的本体513和第二晶体管502的隔离阱514之间。在一个示例中,第三寄生二极管结510可以形成在衬底511和第二晶体管502的隔离阱514之间。在一个示例中,寄生二极管508,509,510可以耦合到集成电路的电源电压507和基准电压515,并且可以有利于网络500的操作以及包括该网络的电路,例如单端到差分放大器电路。在一个示例中,可以使用局部晶体管结构(例如没有栅结构的MOS晶体管)来形成第一二极管505和第二二极管506。在一个示例中,第一二极管505可以包括P+/N_WELL结,第二二极管506可以包括N+/P_WELL结。在一个示例中,第一和第二二极管505,506可以形成在公共衬底上。在一个示例中,多个第一二极管和多个第二二极管可以形成在公共衬底上,该公共衬底包括附加的集成电路元件(例如放大器元件)的公共衬底。在一个示例中,图5A至5B中的集成电路高阻抗网络可以与放大器电路一起使用,例如图2中所示的单端到差分放大器电路。在这种示例中,第一高阻抗网络的第一节点可以耦合到放大器电路的第一放大器的同相输入。第一高阻抗网络的第二节点可以耦合到放大器电路的第二节点。第二高阻抗网络的第一节点可以耦合到放大器电路的第二放大器的同相输入,第二高阻抗网络的第二节点可以耦合到放大器电路的第二节点。在多个示例中,根据本发明主题的一个示例的集成电路高阻抗网络可以具有大约10千兆欧姆的电阻,或者在某些示例中具有更高的电阻。在一个示例中,根据本发明主题的高阻抗网络与集成电路放大器集成,从而可以允许该放大器具有极低频率的极点。在一些示例中,低频极点可以低到几分之一赫兹。这种特性可以允许所述网络应用在音频电路、麦克风电路、加速计电路、及包括其它人机界面电路的其他电路中。此外,所述高阻抗网络的集成电路实现可以适合于多种半导体工艺技术以及能够制造P-N结的衬底技术,包括体硅和绝缘体上硅(SOI)技术(例如蓝宝石上硅(SOS)),或一种或多种其他技术。附注在示例1中,一种放大系统包括:放大器电路,具有:配置为接收单端信号的第一输入;第二输入;以及配置为提供所述单端信号的放大呈现的差分输出;和滤波器电路,配置为平衡在所述放大器电路的第一和第二输入之间的共模电压。所述滤波器电路可以包括:共模输入,配置为接收所述共模电压;第一阻抗网络,耦合在所述共模输入和所述放大器电路的第一输入之间;和第二阻抗网络,耦合在所述共模输入和所述放大器电路的第二输入之间。所述滤波器电路可以配置为提供1赫兹以下的低频极点。在示例2中,所述示例1的第一和第二阻抗网络的阻抗实质上相等。在示例3中,示例1-2中的任何一个或多个的放大器电路可选地包括耦合在第二输入和所述单端信号的基准之间的电容器,该电容器配置为提供与耦合到第一输入的信号源的电容相对应的电容。在示例4中,示例1-3中的任何一个或多个电容器的电容可选地等于或高于所述信号源的电容。在示例5中,示例1-4中的任何一个或多个的第一阻抗网络和第二阻抗网络中的至少一个可选地包括第一和第二二极管,所述第一和第二二极管作为反并联二极管对耦合在所述共模输入和第一输入之间。在示例6中,示例1-5中的任何一个或多个的第一二极管可选地包括P+/N_WELL结。在示例7中,示例1-6中的任何一个或多个的第一二极管可选地包括具有P+/N_WELL结的PMOS晶体管。在示例8中,示例1-7中的任何一个或多个的第二二极管可选地包括N+/P_WELL结。在示例9中,示例1-8中的任何一个或多个的第二二极管可选地包括具有P+/N_WELL结的NMOS晶体管。在示例10中,示例1-9中任何一个或多个的NMOS晶体管可选地包括配置为将电路衬底与NMOS晶体管隔离开的深N阱。在示例11中,示例1-10中的任何一个或多个的第一二极管可选地包括第一PNP型晶体管的基极/发射极结。在示例12中,示例1-11中的任何一个或多个的第二二极管可选地包括第二PNP型晶体管的基极/发射极结。在示例13中,示例1-12中的任何一个或多个的第一二极管和第二二极管可选地包括公共衬底。在示例14中,示例1-13中的任何一个或多个的公共衬底可选地包括蓝宝石上硅衬底。在示例15中,示例1-14中的任何一个或多个的系统可选地包括耦合到共模输入的共模信号源。在示例16中,一种集成电路包括:滤波器电路,配置为平衡在放大器电路的第一和第二输入之间的共模电压,所述滤波器电路包括配置为接收所述共模电压的共模输入;第一阻抗网络,耦合在所述共模输入和所述放大器电路的第一输入之间;第二阻抗网络,其耦合在所述共模输入和所述放大器电路的第二输入之间。在示例17中,示例1-16中的任何一个或多个的集成电路可选地包括放大器电路,其中第一输入配置为接收单端信号,以及其中所述放大器电路包括配置为提供所述单端信号的放大呈现的差分输出。在示例18中,示例1-17中的任何一个或多个的第一和第二阻抗网络的阻抗实质上相等。在示例19中,示例1-18中的任何一个或多个的集成电路可选地包括所述放大器电路和所述滤波器电路。在示例20中,示例1-19中的任何一个或多个的集成电路可选地包括耦合到所述共模输入的共模信号源。在示例21中,一种用于操作放大器电路的方法包括:使用滤波器电路以及第一和第二阻抗网络来平衡放大器电路的第一和第二输入之间的共模电压,该滤波器电路具有低于1赫兹的低频极点,所述平衡使用包括所述放大器电路和所述滤波器电路的集成电路。所述平衡可以包括:在所述滤波器电路的共模输入接收所述共模电压;利用第一阻抗网络对到所述放大器电路的第一输入的共模电压进行滤波;和利用第二阻抗网络对到所述放大器电路的第二输入的共模电压进行滤波。在示例22中,示例1-21中的任何一个或多个的方法可选地包括在所述放大器电路的第一输入处接收单端信号,以及在所述放大器电路的差分输出处提供所述单端信号的放大呈现。在示例23中,示例1-21中的任何一个或多个的第一和第二阻抗网络的阻抗实质上相等。在示例24中,示例1-23中的任何一个或多个的共模电压的平衡可选地包括利用包括所述滤波器电路和所述放大器电路的集成电路。在示例25中,示例1-24中的任何一个或多个的方法可选地包括利用共模信号源向所述滤波器电路的共模输入提供共模信号,其中所述集成电路包括所述共模信号源。示例26可以包括,或者与示例1-25中的任何一个或多个的任一部分或所述任何多个部分的组合一起包括如下主题,这些主题包括:用于执行所述示例1-25的功能中的任何一个或多个的装置,或者包括一些指令的机器可读介质,这些指令当被机器执行时,可以使得该机器能够执行所述示例1-25的功能中的任何一个或多个。上文的详细说明书包括对附图的引用,该附图形成详细说明书的一部分。通过示意的方式,附图示出了能够实现本发明的特定实施例。这些实施例在本文中也被称作“示例”。除了所示出并描述的那些元素以外,这些示例还可以包括其它元素。然而,本发明的发明人也预见到了仅提供所示出并描述的那些元素的示例。此外,本发明的发明人还预见到了使用参考这里示出并描述的特定示例(或其一个或多个方面)或其他示例(或其一个或多个方面)而示出或描述的元素(或其一个或多个方面)的任意组合或排列。将本文档中提到的所有出版物、专利和专利文献的全部内容在此引入作为参考,如同这些出版物、专利和专利文献单独被并入作为参考。在本文档与所引用的那些文档之间出现不一致用法的情况下,所引用的文献中的用法应当被看作是对本文档的补充;对于无法调和的不一致,以本文档中的用法为准。在本文档中,使用专利文献中常见的“一”或“一个”,包括一个或多于一个的含义,独立于“至少一个”或“一个或更多个”的任何其他实例或用法。在本文档中,术语“或”是指非排他的或,从而“A或B”包括“只有A没有B”、“只有B没有A”和“A和B”,除非另有说明。在所附权利要求中,术语“包括”和“其中”用作术语“包括”和“其中”的浅近英文的同义词。此外,在随后的权利要求中,术语“包括”和“包含”是开放的,即,在权利要求中,包括除了位于该术语之后的元素的元素的系统、设备、制品或方法仍将被看作落入该权利要求的范围。此外,在随后的权利要求中,术语“第一”、“第二”、“第三”等仅用作标记,并非意在对其对象施加数量要求。这里所描述的方法示例可以是至少部分地机器或计算机实现的。一些示例可以包括以可操作用于将电子设备配置为执行上述示例中所述的方法的指令进行编码的计算机可读介质或机器可读介质。这些方法的实现可以包括代码,例如微码、汇编语言代码、高级语言代码等等。这些代码可以包括用于执行各种方法的计算机可读指令。代码可以构成计算机程序产品的一部分。此外,在示例中,在执行期间或其他时间,代码可以有形地存储在一个或多个易失或非易失计算机可读介质上。这些计算机可读介质可以包括硬盘、可移动磁盘、可移动光盘(例如致密盘和数字视频盘)、磁带、存储器或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等等,但不局限于此。上述说明是示意性的而非限制性的。例如,上述示例(或其一个或更多个方面)可以彼此结合使用。在阅读了上文描述后,本领域的普通技术人员可以使用其他实施例。提供摘要以满足37C.F.R.§1.72(b),以允许读者快速确定技术内容的性质。可以理解,其不应用于解释或限制权利要求的范围或含义。此外,在上文的具体描述中,多个特征可以组合在一起以使公开的内容作用更大。这不应被解释为未要求保护的已公开的特征对于任何权利要求来说是必要的。相反,本发明的主题可以存在于少于所公开的具体实施例的全部特征。因此,将如下权利要求并入具体描述中,每一个权利要求自身作为单独的实施例,并且这些实施例可以相互以多种方式组合或排列。应当参考所附权利要求以及该权利要求的所有等同物,来确定本发明的范围。